5.3 Основы граничного сканирования: JTAG

С развитием корпусов компонентов от традиционных штыревых выводов к высокоплотным массивам шариковых выводов (BGA) и корпусам в масштабе кристалла (CSP) физические паяные соединения все чаще оказываются скрыты под самими компонентами. Эта физическая особенность делает традиционные приспособления для внутрисхемного контроля (ICT) с матрицей подпружиненных контактов менее эффективными для проверки таких соединений, поскольку к ним невозможно получить физический доступ. Для решения этой проблемы отраслью был разработан стандарт граничного сканирования (IEEE 1149.1), широко известный как JTAG. Граничное сканирование — это не просто инструмент отладки, а фундаментальный метод тестирования, позволяющий электрически проверять скрытые соединения с использованием всего четырех специализированных сигнальных выводов.

Как работает граничное сканирование: Виртуальный зонд

Сила граничного сканирования заключается в его элегантном подходе. Вместо использования физического металлического зонда для контакта с контактной площадкой на плате, граничное сканирование использует кремниевую логику внутри самого компонента в качестве «виртуального зонда».

При разработке ИС, соответствующей стандарту IEEE 1149.1, производитель размещает микроскопический сдвиговый регистр (так называемую ячейку граничного сканирования) между основной логикой кристалла и его физическими внешними выводами.

Порт доступа для тестирования (Test Access Port, TAP): Тестовая станция подключается к плате через 4-проводной интерфейс: TCK (тестовый тактовый сигнал), TMS (Test Mode Select — выбор режима тестирования), TDI (Test Data Input — вход тестовых данных) и TDO (Test Data Output — выход тестовых данных).
Взятие под контроль: Путем управления сигналами TMS и TCК тестовая станция переводит микросхемы на плате в режим, при котором их физические выводы временно отключаются от внутренней логики и управляются ячейками граничного сканирования.
Операция сдвига: Тестовая станция последовательно загружает (сдвигает) последовательность единиц и нулей (тестовые данные) через вход TDI. Эти данные проходят через ячейки граничного сканирования всех подключенных микросхем на плате, образуя цепь сканирования.
Обновление и захват: После установки данных тестовая станция подает команду «Обновить». Микросхемы выводят эти логические уровни (1 и 0) на физические проводники печатной платы. Одновременно микросхемы на другом конце этих проводников «захватывают» входящие сигналы в свои ячейки граничного сканирования.
Сдвиг результатов: Наконец, захваченные результаты последовательно выгружаются (сдвигаются) обратно через вывод TDO к тестовой станции.

Сравнивая отправленные данные с полученными результатами, программное обеспечение тестирования может определить целостность проводника, соединяющего две микросхемы, обнаружить короткое замыкание на землю или на соседнюю цепь — и все это без физического контакта зонда с дорожкой.

Стратегическая ценность JTAG в производстве

Граничное сканирование предлагает возможности, меняющие подход к тестированию на производстве, выходящие далеко за рамки простой структурной проверки.

1. Проверка целостности паяных соединений BGA

Это основная причина применения граничного сканирования. Хотя автоматическая рентгеновская инспекция (AXI) может обнаруживать пустоты или смещения шариков под корпусом BGA, она является оптическим, а не электрическим методом контроля. Граничное сканирование предоставляет прямое электрическое подтверждение того, что паяное соединение BGA является проводящим и сформировано правильно. Для плат, содержащих сложные цифровые ИС (процессоры, ПЛИС, большие массивы памяти), использование граничного сканирования настоятельно рекомендуется.

2. Внутрисхемное программирование (ISP) непосредственно на производственной линии

Граничное сканирование не ограничивается проверкой целостности. Та же 4-проводная JTAG-шина может использоваться для записи данных непосредственно в энергонезависимую память (Flash, EEPROM) или для программирования микроконтроллеров и CPLD после их пайки на печатную плату.

Преимущество: Это устраняет необходимость предварительного программирования компонентов до монтажа, упрощает управление складскими запасами и гарантирует, что последняя версия прошивки загружается непосредственно перед функциональным контролем (FCT) печатного узла.

3. Снижение сложности оснастки

Каждая цепь, протестированная методом граничного сканирования, — это цепь, не требующая физического пружинного контакта в оснастке для ICT. Это снижает механическую сложность, количество контактных точек и первоначальную стоимость оснастки ICT, а также освобождает место на обратной стороне платы для размещения дополнительных компонентов.

Правила проектирования для тестируемости (Design for Test, DFT) для граничного сканирования

Эффективность граничного сканирования полностью зависит от топологии печатной платы. Команда инженеров-испытателей полагается на корректную разводку для успешной реализации метода.

Правило проектирования	Инженерное обоснование
Обеспечьте доступ к TAP	Четыре сигнала JTAG (TCK, TMS, TDI, TDO) должны быть разведены к доступным тестовым площадкам или специальному разъему. Без физического доступа к порту TAP методология не может быть применена.
Поддерживайте целостность цепи	Выход TDO (TDO) одной микросхемы должен быть соединен со входом TDI (TDI) следующей, образуя сквозную цепь. Если цепь разрывается из-за отсутствующего компонента на этапе сборки, тестирование не может быть выполнено корректно.
Буферизуйте тактовый сигнал	Сигнал TCK (тестовый такт) должен распределяться без искажений. При большой длине цепи сканирования буферизация TCK помогает предотвратить деградацию сигнала, обеспечивая надежную загрузку и выгрузку данных во всех микросхемах.
Управляющие выводы	Некоторые ИС требуют, чтобы определенные выводы (например, линии сброса или выбора режима загрузки) удерживались на высоком или низком логическом уровне для активации режима JTAG. Состоянием этих управляющих выводов должна иметь возможность управлять тестовая станция; они не должны быть жестко привязаны к питанию или земле так, чтобы это блокировало переопределение.

Резюме: JTAG для BGA/CSP

Параметр / Критерий	Требование / Цель	Ключевое значение / Метод
Физический доступ	Обеспечить подключение к порту TAP	4 сигнала (TCK, TMS, TDI, TDO) к тестовым площадкам/разъему
Топология цепи	Обеспечить тестируемость соединений	Цепь сканирования между JTAG-совместимыми ИС
Основное применение	Проверка целостности паяных соединений	Электрическая проверка скрытых BGA/CSP
Доп. функция	Внутрисхемное программирование (ISP)	Запись в Flash/EEPROM через JTAG-шину
Экономия	Снижение сложности оснастки ICT	Замена пружинных контактов виртуальным зондом